IS2005 Wiki (CPU実験) - 新しいページ [ja]

メインページ

2015-11-29T06:36:05Z

Maintenance script:

== News ==

* 10月13日、なんでもセミナー発表資料を追加しました。
* 5月19日、スケジューラが改良され、実機にて実行したところ、 21.951s を記録し、CPU実験の歴代記録を更新しました。
* 5月18日、コンパイラにスケジューラが搭載され、実機にて実行したところ、 22.463s を記録し、CPU実験の歴代記録における首位の座を奪還いたしました。

== Table of Contents ==

*[[命令セット|命令セット [1x]]]
*[[命令セット(ドラフト)|命令セット [2x]]]
*[[プロセッサ|プロセッサ [1x]]]
*[[プロセッサ 2x|プロセッサ [2x]]]
*[[コンパイラ]]
*[[シミュレータ]]
*[[アセンブラ]]
*[[ライブラリ]]

連絡先

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「;平野貴仁:hiranotaka@zng.info ;木戸浩正:hkido@is.s.u-tokyo.ac.jp ;高山健志:kenshi@is.s.u-tokyo.ac.jp ;letter:hogerappa@gmail.com」

;平野貴仁:hiranotaka@zng.info
;木戸浩正:hkido@is.s.u-tokyo.ac.jp
;高山健志:kenshi@is.s.u-tokyo.ac.jp
;letter:hogerappa@gmail.com

命令セット(ドラフト)

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== 重要な変更点(予定) == 以降の内容でほぼ本番命令セットの仕様として決定です(問題があれば速やかに変更します)。当情報...」

== 重要な変更点(予定) ==

以降の内容でほぼ本番命令セットの仕様として決定です(問題があれば速やかに変更します)。当情報を利用してコンパイラを開発していただけるとありがたいです。

* レジスタ本数を64本に増強します。
* 即値分岐命令を追加します。
* 次の命令と依存関係がなければ、浮動小数点命令がパイプライン処理されるようになります。したがって、浮動小数点命令と'''続く命令に依存関係がないように配置するとパフォーマンスが向上します。'''
* 遅延LOAD命令を、パイプライン処理に対応させ、即時LOAD命令に改正しますが、制約上、引き続き'''次の命令と依存関係がないように配置するとパフォーマンスが向上します。'''
* '''3/7: '''ALU最適化のためfunctを変更しました。
* '''3/7: '''GET/PUT命令について注釈を追加しました。
* '''3/7: '''擬似ニーモニックを修正しました。
* '''3/12: '''所要クロックを追加しました。

== フォーマット ==
命令は、次の3種類の形式のいずれかとする。

* 0形 : op(4) | rs(6) | rt(6) | rd(6) | 00 | fnct(8)
* 1形 : op(4) | rs(6) | rt(6) | oft(16)
* 2形 : op(4) | rs(6) | opt(6) | oft(16)

r0はゼロレジスタ、r1はスタックポインタ、r2はヒープポインタ、r31はリンクレジスタとして使用するが、実体はすべて汎用レジスタであり、実際にはどのレジスタをリンクレジスタにすることもできるし、ゼロレジスタにゼロでない数を代入することもできる。

アセンブリ表記(以降S表記)での指定順は、0タイプ二項演算ではop rd rs rt、同じく0タイプ一項演算ではop rd rs、0タイプシフト演算bではop rd rs shft、1タイプ演算および保存復元ではop rt rs oft、1タイプ条件分岐ではop rs rt oft、2タイプ条件分岐ではop rs opt oftの順とする(アセンブリにしたときに直感的に理解しやすい順序にしたつもり)。

== リスト ==
=== op一覧 ===
{| class=wikitable
|op ||C表記 ||S表記||所要
|-
|0000||rt = rs + oft; ||ADDI ||1
|-
|0001||rd = fnct(rs, rt); ||- ||-
|-
|0010||rt = *(rs + oft); ||LOAD ||hit:2,miss:5(pipelined)
|-
|0011||*(rs + oft) = rt; ||STORE||1
|-
|0100||if (rs == opt) pc += oft + 1;||BEI ||true:3,false:1
|-
|0101||if (rs != opt) pc += oft + 1;||BNEI ||true:3,false:1
|-
|0110||if (rs < opt) pc += oft + 1; ||BLI ||true:3,false:1
|-
|0111||if (rs >= opt) pc += oft + 1;||BGEI ||true:3,false:1
|-
|1000||if (rs == rt) pc += oft + 1; ||BE ||true:3,false:1
|-
|1001||if (rs != rt) pc += oft + 1; ||BNE ||true:3,false:1
|-
|1010||if (rs < rt) pc += oft + 1; ||BL ||true:3,false:1
|-
|1011||if (rs >= rt) pc += oft + 1; ||BGE ||true:3,false:1
|-
|1100||if (rs < rt) pc += oft + 1; ||FBL ||true:3,false:1
|-
|1101||if (rs >= rt) pc += oft + 1; ||FBGE ||true:3,false:1
|-
|1110||rt = pc + 1, pc += oft + 1; ||JAL ||3
|-
|1111||pc = rs + oft; ||JR ||3
|}

=== fnct一覧 ===
{| class=wikitable
|fnct ||C表記 ||S表記||意味　||所要
|-
|00000000 ||rd = rs + rt; ||ADD ||整数加算 ||1
|-
|00010000 ||rd = rs - rt; ||SUB ||整数減算 ||1
|-
|001[shft]||rd = rs << shft;||SLL ||左算術シフト ||1
|-
|010[shft]||rd = rs >> shft;||SRR ||右算術シフト ||1
|-
|01100000 ||rd = rs & rt; ||AND ||論理積 ||1
|-
|01100100 ||rd = rs | rt; ||OR ||論理和 ||1
|-
|01101000 ||rd = rs ^ rt; ||XOR ||排他的論理和 ||1
|-
|01101100 ||rd = ~rs ^ rt; ||XNOR ||否定排他的論理和 ||1
|-
|01110000 ||rd = getc(); ||GET ||入力 ||1
|-
|01111000 ||rd = putc(rs); ||PUT ||出力 ||1
|-
|10000000 ||rd = rs + rt; ||FADD ||浮動小数点数加算 ||3(pipelined)
|-
|10010000 ||rd = rs - rt; ||FSUB ||浮動小数点数減算 ||3(pipelined)
|-
|10100000 ||rd = rs * rt; ||FMUL ||浮動小数点数乗算 ||3(pipelined)
|-
|11000000 ||rd = 1 / rs; ||FINV ||浮動小数点数逆数 ||4(pipelined)
|-
|11100000 ||rd = sqrt(rs); ||FSQRT||浮動小数点数平方根||4(pipelined)
|}

'''注意: GET/PUT命令は、EOF(-1)を返す場合があります。'''これは、バッファアンダーラン・オーバーフローを意味します。'''負値を返した場合は、命令を繰り返してください。'''つまり、次の例のように使ってください。

repeat:
PUT r29 r19
BLI r29 0 repeat

=== 擬似mnemonic一覧 ===

次のニーモニックは、プロセッサは対応しないが、アセンブラが変換する。

*NOT
*FDIV (非推奨)
*SUBI
*BGI
*BLEI
*BG
*BLE
*FBE
*FBNE
*FBG
*FBLE
*JUMP
*NOP
*HLT

== スモークテスト ==
; フィボナッチ数列を求める
; r0 = ゼロレジスタ, r1 = スタックポインタ
; r2 = 引数値 n, r3 = 関数値 fib(n)
rd r2
jal fib
wr r3
srr r5 r3 8
wr r5
srr r5 r3 16
wr r5
srr r5 r3 24
wr r5
hlt:
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
be r0 r0 hlt
fib:
bl r2 3 one
addi r2 r2 -1
addi r5 r2 -1
addi r1 r1 -2
store r5 r1 0
store r31 r1 1
jal fib
load r2 r1 0
store r3 r1 0
jal fib
load r5 r1 0
load r31 r1 1
addi r1 r1 2
add r3 r3 r5
jr r31
one:
addi r3 r0 1
jr r31

命令セット

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== フォーマット == 32bit固定長で、レジスタを32本とする(整数と浮動小数点数の共用)。命令は、次の3種類の形式のいずれか...」

== フォーマット ==
32bit固定長で、レジスタを32本とする(整数と浮動小数点数の共用)。

命令は、次の3種類の形式のいずれかとする。

* R形 : op(6) | rs(5) | rt(5) | rd(5) | shft(5) | fnct(6)
* I形 : op(6) | rs(5) | rt(5) | imm16(16)
* J形 : op(6) | rs(5) | imm21(21)

imm16は16bit符号付整数として、imm21は21bit符号付整数として扱う。

r0はゼロレジスタ、r1はスタックポインタ、r2はヒープポインタ、r31はリンクレジスタとして使用するが、実体はすべて汎用レジスタであり、実際にはどのレジスタをリンクレジスタにすることもできるし、ゼロレジスタにゼロでない数を代入することもできる。

アセンブリ表記(以降S表記)での指定順は、Rタイプ二項演算ではop rd rs rt、同じくRタイプ一項演算ではop rd rs、Rタイプシフト演算ではop rd rs shft、Iタイプ演算および保存復元ではop rt rs imm、条件分岐ではop rs rt immの順とする(アセンブリにしたときに直感的に理解しやすい順序にしたつもり)。

== リスト ==
=== op一覧 ===
{| class=wikitable
|op ||C表記 ||S表記||意味 ||所要
|-
|XX0000||rd = fnct(rs, rt, shft); ||- ||- ||-
|-
|XX0001||rt = rs + imm16; ||ADDI ||符号付整数加減算 ||1
|-
|XX0010||rt = *(rs + imm16); ||LOAD ||復元(遅延あり) ||2
|-
|XX0011||*(rs + imm16) = rt; ||STORE||保存 ||2
|-
|XX1000||if (rs == rt) pc += imm16;||BE ||^^^符号付整数比較||1〜3
|-
|XX1001||if (rs != rt) pc += imm16;||BNE ||1〜3
|-
|XX1010||if (rs < rt) pc += imm16; ||BL ||1〜3
|-
|XX1011||if (rs <= rt) pc += imm16;||BLE ||1〜3
|-
|XX1100||if (rs < rt) pc += imm16; ||FBL ||^浮動小数点数比較||1〜3
|-
|XX1101||if (rs <= rt) pc += imm16;||FBLE ||1〜3
|-
|XX1110||pc = rs + imm21; ||JR ||Jump Register ||1〜3
|-
|XX1111||rs = pc, pc += imm21; ||JAL ||Jump and Link ||1〜3
|}

=== fnct一覧 ===
{| class=wikitable
|fnct ||C表記 ||S表記 ||意味　||所要
|-
|XX0000||rd = rs + rt; ||ADD ||整数加算 ||1
|-
|XX0001||rd = rs - rt; ||SUB ||整数減算 ||1
|-
|XX0010||rd = rs << shft;||SLL ||左算術シフト ||1
|-
|XX0011||rd = rs >> shft;||SRR ||右算術シフト ||1
|-
|XX0100||rd = rs & rt; ||AND ||論理積 ||1
|-
|XX0101||rd = rs | rt; ||OR ||論理和 ||1
|-
|XX0110||rd = rs ^ rt; ||XOR ||排他的論理和 ||1
|-
|XX0111||rd = ~rs ^ rt; ||XNOR ||否定排他的論理和 ||1
|-
|XX1000||rd = rs + rt; ||FADD ||浮動小数点数加算 ||2
|-
|XX1001||rd = rs - rt; ||FSUB ||浮動小数点数減算 ||2
|-
|XX1010||rd = rs * rt; ||FMUL ||浮動小数点数乗算 ||2
|-
|XX1100||rd = 1 / rs; ||FINV ||浮動小数点数逆数 ||3
|-
|XX1101||rd = sqrt(rs); ||FSQRT ||浮動小数点数平方根||3
|-
|XX1110||rd = getc(); ||RD ||入力 ||8〜∞
|-
|XX1111||rd = putc(rs); ||WR ||出力 ||8〜∞
|}

=== 擬似mnemonic一覧 ===

次のニーモニックは、プロセッサは対応しないが、アセンブラが変換する。

*NOT
*FDIV
*SUBI
*BG
*BGE
*FBE
*FBNE
*FBG
*FBGE
*JUMP
*NOP
*HLT

== スモークテスト ==
; フィボナッチ数列を求める
; r0 = ゼロレジスタ, r1 = スタックポインタ
; r2 = 引数値 n, r3 = 関数値 fib(n), r4 = 定数値 3
rd r2
addi r4 r0 3
jal fib
wr r3
srr r5 r3 8
wr r5
srr r5 r3 16
wr r5
srr r5 r3 24
wr r5
hlt:
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
add r3 r3 r0
be r0 r0 hlt
fib:
bl r2 r4 one
addi r2 r2 -1
addi r5 r2 -1
addi r1 r1 -2
store r5 r1 0
store r31 r1 1
jal fib
load r2 r1 0
store r3 r1 0
jal fib
load r5 r1 0
load r31 r1 1
addi r1 r1 2
add r3 r3 r5
jr r31
one:
addi r3 r0 1
jr r31

== 12/29 ==
現状をマージ。ライブラリに任せた命令をすべて除外。

== 11/12 by 高山 ==
今更ですがアセンブリ表記のレジスタ指定の順番をちょっと変えてみました。

== 11/5 ==
アドレス指定無条件分岐はPC相対アドレス指定とし、targetは符号付とすることにした。

== 10/31 ==
自分で考えるのが面倒なので、とりあえず去年の優勝チームのプロトタイプ[[http://fujitake.dip.jp/firexhl/wiki/|Firexhl]]の命令セットをパクってみようかと。
不要なものや不足しているものがあると思うので、随時変更していきます。

一応ある程度細かいところまで勝手に決めてみた。
命令は削れそうなものはできるだけ削った。特に整数と浮動小数のレジスタの扱いを区別しないことにしたのでFLOAD, FSTORE, FRD, FWRなどの命令がなくなった。
あとCMOVcondもなくても大丈夫と思い削った。
浮動小数比較はFBcondがあればいらないかなと思ったので削除。

あと整数の乗算と除算は実装するかどうか判らないが一応入れておいた。

とりあえずこれでシミュレータ作ってみます。

ライブラリ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== 3/13 新sincos for compiler2 == compiler2に対応しました。しかしfadd/fsubが今のところCのプログラムと異なる結果を返すので、不正確...」

== 3/13 新sincos for compiler2 ==
compiler2に対応しました。しかしfadd/fsubが今のところCのプログラムと異なる結果を返すので、不正確な画像が出力されます。

[[media:ライブラリ-"assembler.20060313.zip"]]

（注：デバッグ用にアセンブラやシミュレータを若干書き換えてあります。）
----
と思ったのですが、Cで書いた関数をそのままシミュレータ内で使っても不正確な画像が生成されました。なんでだろ？

=== Comment by ひらの ===

結局旧バージョンのままでいきます。精度まわりは、自分が確かめる余裕もないので、高山氏を信じます。

== 12/30 多項式近似の係数 ==
今更ですが、テイラー展開とチェビシェフ補間の両方で計算するサンプルです。掛け算の回数は両者で同じですが引数が0.6くらいまでだとテイラー展開の方が精度が良くて、それより大きくなるとチェビシェフ補間の方が精度が良くなります。

[[media:ライブラリ-"sincos.c"]]

=== Comment by ひらの ===
わかりやすくまとめてみた
{| class=wikitable
|引数 ||CORDIC誤差 ||Taylor展開誤差 ||Chebyshev補間誤差 ||許容誤差
|-
|0.000000 ||2.329762e-08 ||0.000000e+00 ||4.577872e-06 ||1.175494e-38
|-
|0.049087 ||-1.862645e-08 ||0.000000e+00 ||-3.729016e-06 ||1.871783e-07
|-
|0.098175 ||0.000000e+00 ||0.000000e+00 ||-4.053116e-06 ||3.739057e-07
|-
|0.147262 ||-4.470348e-08 ||0.000000e+00 ||-1.043081e-06 ||5.597323e-07
|-
|0.196350 ||1.490116e-08 ||0.000000e+00 ||2.264977e-06 ||7.442105e-07
|-
|0.245437 ||-5.960464e-08 ||0.000000e+00 ||4.231930e-06 ||9.268958e-07
|-
|0.294524 ||0.000000e+00 ||5.960464e-08 ||4.321337e-06 ||1.107348e-06
|-
|0.343612 ||0.000000e+00 ||1.192093e-07 ||2.652407e-06 ||1.285133e-06
|-
|0.392699 ||0.000000e+00 ||2.682209e-07 ||0.000000e+00 ||1.459821e-06
|-
|0.441786 ||0.000000e+00 ||6.556511e-07 ||-2.592802e-06 ||1.630993e-06
|-
|0.490874 ||2.980232e-08 ||1.370907e-06 ||-4.202127e-06 ||1.798236e-06
|-
|0.539961 ||0.000000e+00 ||2.622604e-06 ||-4.172325e-06 ||1.961146e-06
|-
|0.589049 ||-1.192093e-07 ||4.827976e-06 ||-2.205372e-06 ||2.119332e-06
|-
|0.638136 ||-1.788139e-07 ||8.523464e-06 ||1.072884e-06 ||2.272412e-06
|-
|0.687223 ||-1.192093e-07 ||1.424551e-05 ||3.874302e-06 ||2.420018e-06
|-
|0.736311 ||-1.788139e-07 ||2.306700e-05 ||3.516674e-06 ||2.561794e-06
|-
|0.785398 ||0.000000e+00 ||3.623962e-05 ||-4.351139e-06 ||2.697398e-06
|}

Chebyshev補完は全区間に渡り均等な誤差になっており、凄いが、ちょっと精度が足らないか。Chebyshev補完の区間を[0,1/4π]でなく[1/8π,1/4π]に縮めるか、次数を上げるかしないと駄目なんだろうか。

== ソース(12/22) ==
[[media:ライブラリ-"cordic.051222_3.zip"]]

== 12/22 ==
2πを引く部分を改良し、バグを取りました。

== 12/21 三角関数 ==
CORDICというアルゴリズムを用いてsin,cos,atanをとりあえずは実装してみますた。

誤差評価が後回しになってしまった・・・っていうかどうやってテストしたらいいかわかりませぬ。

メモ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「例によってFirexhlに習ってメモページなんてものを作ってみますた。全体的な連絡やメモ、独り...」

例によって[[http://fujitake.dip.jp/firexhl/wiki/|Firexhl]]に習ってメモページなんてものを作ってみますた。全体的な連絡やメモ、独り言などに使えたらいいかと。要らんかも知れないですが。

== 10/26 ==
=== 独り言 by 高山 ===
とりあえずアーキテクチャ（レジスタの数、命令形式など）をもう少しちゃんと決めたら、シミュレータを作り始めようと思います。

ところでシミュレータというのは、バイナリデータを読んで内部でしかるべき処理を行い、標準入出力でI/Oするプログラムってことでいいんですよね？

=== 独り言 by 平野 ===
それでいいかとは思いますが、機械語そのままよりアセンブリ言語のデータを読んでシミュレーションするほうがデバッグに有利かもしれませんので一応考えてみてください。その辺は、シミュレータをどの言語で記述するかにもよってくるかと思いますので、お任せ(丸投げ)します。Cだとバイナリデータのほうがやっぱり楽かな？ OCamlだとどうか？

マイクロ命令セット

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「Controller Moduleにおいて、命令の解釈と依存関係の解析を実行しマイクロ命令に変換します。 == マイクロ命令セット == === Contr...」

Controller Moduleにおいて、命令の解釈と依存関係の解析を実行しマイクロ命令に変換します。

== マイクロ命令セット ==
=== Controller Module ===
{| class=wikitable
|信号||幅||用途
|-
|E ||1 ||Enable
|}

=== Fetcher Module ===
{| class=wikitable
|信号||幅||用途
|-
|FE ||1 ||Fetch Enable
|}

=== Accumulator Module ===
{| class=wikitable
|信号||幅||用途
|-
|RE ||1 ||Read Enable
|-
|RAX ||6 ||Read Address X
|-
|RAY ||6 ||Read Address Y
|-
|WE ||1 ||Write Enable
|-
|WA ||6 ||Write Address
|-
|WS0 ||1 ||Write Select 0 (Bypass)
|}

=== Loader Module ===
{| class=wikitable
|信号||幅||用途
|-
|LV ||1 ||Load Valid
|-
|TE ||1 ||Store Enable
|}

=== Comparator Module ===
{| class=wikitable
|信号||幅||用途
|-
|CND ||3 ||Condition
|-
|OPTD||6 ||Opponent Data
|-
|OPTS||1 ||Opponent Select
|}

=== Calculator Module ===
{| class=wikitable
|信号||幅||用途
|-
|FNCT||3 ||Function
|-
|OFTD||16||Offset Data
|-
|OFTS||1 ||Offset Select
|-
|CNTS||1 ||Count Select

プロセッサ 2x

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== なんでもセミナー発表資料 (10/13) == media:プロセッサ_2x-20061013.ppt '''注記:''' *Microsoft PowerPoint 2003 *http://www.microsoft.co...」

== なんでもセミナー発表資料 (10/13) ==

[[media:プロセッサ_2x-20061013.ppt]]

'''注記:'''

*Microsoft PowerPoint 2003
*[[http://www.microsoft.com/downloads/details.aspx?familyid=428D5727-43AB-4F24-90B7-A94784AF71A4&displaylang=ja|Microsoft PowerPoint Viewer 2003]]
*Microsoft PowerPoint 2007 beta 2
で動作します。

*OpenOffice.org Impress 2.0.4
では'''誤動作します'''。プロセッサ係はいずれにせよWindowsを使う羽目になるので、これに関しては問題ないでしょう:-)

== 不安定動作の謎 (3/16) ==

タイミング制約をすべて満たしているのにかかわらず、不安定動作に悩まされていた件で、「Virtex-II ユーザガイド」の「表 2-36 : 出力電源とグランドのペアに対して同時に切り替え可能な出力の最大数」を超えたためであるという伊東氏による仮説についてコメント。

確かに、おそらく全ての班で、20本あるAAへの出力に「LVCMOS25_12_slow」や「LVCMOS25_12_fast」を使っていたと思われる。うちの班でも「LVCMOS25_12_slow」を使っていた。

仮説の通りとすると、内部グランドの電位が外部グランドの電位とずれて、IOAへの入力が多少乱れていたわけだが、可能性はある。

まあ、来年以降に、不安定動作の謎解きは託されるんだろうが、解ければ、100MHz超も十分可能になってくると思う。

== 久しぶりにWindowsをシャットダウンする。(3/13) ==

家に戻ったときも基本的にModelsimを走らせたままだったので、かなり負荷をかけて連続稼動させていた。よくがんばってくれたPentium Mに多謝。

== 公開(3/13) ==

まだいくらか加筆しますが、忘れないうちに公開します。

== Rivision 39(3/13) ==

[[media:プロセッサ_2x-20060313.zip]]

== やべ形式を変えるのを忘れていた(3/13) ==

うっかりテキスト(P3)形式でコンテストに出場してしまったが、
バイナリ(P6)形式だと 25.186s だった罠。ワロス。
0.8s近く損をしたわけだが、文字通り、後の祭り。

=== 続・備忘録(3/14) ===

一応、P6形式だと13.1億命令だったということを付け加えておく。

デバッグはずっとP3形式でやっていった。
RS-232Cのバグにすぐ気付けるので。

CALC : 171703541 ADD : 43576646
ADDI : 321901579 SUB : 292351
LOAD : 487866655 SLL0 : 30123
STORE : 85034329 SLL1 : 0
BEI : 21754436 SLL2 : 324
BNEI : 93018824 SLL3 : 0
BLI : 1950423 SLL4 : 12546067
BGEI : 938519 SLL5 : 342383
BE : 28197411 SLL6 : 324
BNE : 14898388 SLL7 : 1
BL : 58036 SRR0 : 49320
BGE : 98630 SRR1 : 0
FBL : 287774 SRR2 : 0
FBLE : 49777324 SRR3 : 0
JAL : 18575123 SRR4 : 0
JR : 18575123 SRR5 : 136623
SRR6 : 0
SRR7 : 0
AND : 25982741
OR : 0
XOR : 9829
XNOR : 1926809
GET : 1300
PUT : 49168
FADD : 60228833
FSUB : 54728662
FMUL : 119403804
FINV : 398845
FSQRT : 2197426

TOTAL : 1314636115
FERR : 41725703
PFERR : 3805534
LERR : 76009552

== 西川さんが寿司に招待してくれていますが(3/13) ==

いつがいいか教えてくだしあ > 班員の皆様

== お疲れ様(3/13) ==

というか疲れがどっと出てきた。

== 安定動作(3/12 21:11) ==

コンパイラコードの最適化に伴い誤動作が突然頻発するようになっていたが
ついに安定動作するbitファイルを発見。

26.386s

=== 備忘録 ===
CALC : 174438386 ADD : 43707684
ADDI : 328751476 SUB : 453403
LOAD : 510868095 SLL0 : 3256152
STORE : 85187602 SLL1 : 0
BEI : 21754436 SLL2 : 324
BNEI : 93018824 SLL3 : 0
BLI : 2056172 SLL4 : 12602664
BGEI : 1061750 SLL5 : 342383
BE : 29765414 SLL6 : 324
BNE : 16483104 SLL7 : 1
BL : 1642752 SRR0 : 1634036
BGE : 1796540 SRR1 : 0
FBL : 287774 SRR2 : 0
FBLE : 49777324 SRR3 : 0
JAL : 18688317 SRR4 : 0
JR : 18688317 SRR5 : 136623
SRR6 : 0
SRR7 : 0
AND : 27567457
OR : 0
XOR : 9829
XNOR : 1926809
GET : 1300
PUT : 154917
FADD : 60228833
FSUB : 54728662
FMUL : 119403804
FINV : 398845
FSQRT : 2197426

TOTAL : 1354266283
FERR : 30487998
PFERR : 2844389
LERR : 76118480

== 改訂版 sin/cos (3/12) ==
取り込んでみると、なぜか全部0になる？

取り込み方を間違えたかな？
=== reply by 高山 ===
すみません、まだバグがあってちゃんと動かないみたいです。今直しています。
== データキャッシュ搭載 (3/12) ==

27.530s!!!!

== 分散RAM説対ブロックRAM説終焉せず (3/11) ==
ぉーん

ブロックRAMから分散RAMに変えると、より安定するという推計がでるんだが、なぜか実機だと不安定になるので256個可能な状態に戻す。

== 分散RAM説対ブロックRAM説終焉す (3/11) ==
64個でさえ使い切れていないということなので、レジスタを分散RAMで実現し64個で決め打ってしまいます。

== 100MHz動作 (3/11) ==
40秒

== 75MHz動作 (3/11) ==
53秒

== 祝完全動作 (3/11) ==

結局のところ、現在のソースコードだと、ISE7でコンパイルするとバグり、ISE6でコンパイルするとバグらないようだ。なんだこの野郎。

{| class=wikitable
|コンパイラバージョン ||コンパイルオプション ||命令数 ||実行時間
|-
|旧 ||なし ||60億 ||50MHz 230秒
|-
|旧 ||-inline 50 ||42億 ||50MHz 158秒
|-
|新 ||-inline 10000 ||15億 ||50MHz 79秒
|}

さてチューニングを続けます。準備工事がとっくに済んでいるデータキャッシュをようやく載せるとか。

== デバッグその11 (3/11) ==

最新シミュレータの画像とdiffを取ったら出なくなった。古いシミュレータの画像とdiffを取っていた罠。

== お (3/11) ==

なんか動いた。まだdiffが出ている。

== デバッグその10 (3/11) ==

旧ライブラリにバッファオーバーフローの対処をしてみる。

== あ (3/11) ==

RS-232Cまわりがおかしい。

== デバッグその9 (3/10) ==

Modelsimで動いたので、実機で動かしたがうまく動かない。激しくやばい。眠い。

== デバッグその8 (3/10) ==

fsqrt / finvのテーブルを間違えていた。

== デバッグその7 (3/10) ==

fsqrtの指数部計算を間違えていた。

== デバッグその6 (3/10) ==

レイトレの実行途中で、とあるfmulの中位ビットが1ずれた。仮数部計算の繰り上がりを一部考え忘れていた。

== デバッグその5 (3/10) ==

レイトレの実行途中で、とあるfmulの最下位ビットが1ずれた。と思ったら、プロセッサでなく、シミュレータのFPUに問題があった。

== デバッグその4 (3/10) ==

引数がa<bのfaddのシフト量が間違っていた。レイトレの実行途中、cos関数の中で問題が起こったので何が問題なのか調べるのに苦労した。

== デバッグその3 (3/10) ==

引数が0のfmulが非正規化数を返していた。レイトレの実行途中、cos関数の中で問題が起こったので何が問題なのか調べるのに苦労した。

== デバッグその2 (3/10) ==

subがaddになっていた。レイトレの実行途中、div関数の中で問題が起こったので何が問題なのか調べるのに苦労した。

== デバッグその1 (3/9) ==

基盤に問題がありcserver だと RS-232C のオプションが DTR_CONTROL_ENABLE かつ DTR_CONTROL_ENABLE となっているため動かない。とりあえず DTR_CONTROL_DISABLE かつ DTR_CONTROL_DISABLE としておいて凌ぐしかないな。

== 全機能搭載完了(なくても動くデータキャッシュは除く) (3/9) ==
* デバッグ <= Todo

== Rivision 31 (3/8) ==
Rivision 26より久しぶりのバックアップ。

[[media:プロセッサ_2x-20060308.zip]]

* プロセッサ2xは、キャッシュ、RS-232Cコンポーネントなど大幅に機能を加えた。
* シミュレータは、高山氏による分岐系命令の不具合修正を取り込んでいる(はず)。さらにアセンブラ・シミュレータにfunctの変更を施した。[[シミュレータ|sincos]]は、まだ取り込んでいない。
* 最新版の[[コンパイラ|コンパイラ2x]]は、含んでいない。(含んでいるのは少し旧版)

== あと5日 (3/8) ==
* 現在、レジスタの256個化は (ムダかも知れないが) 対応できてしまいそう。
* 現在、100MHzは (たまたまかもしれないが) 実行できている。

== TODO (3/8) ==
* fdiv, fsqrtの2x化 <= Doing
* デバッグ

== TODO (3/6) ==
基本的に既に作ったコンポーネントの調整と修正だが。間に合うんだか。
* accumulatorの同期化 <= Doing
* communicatorのコンポーネント化
* fdiv, fsqrtの2x化
* デバッグ

== Processor [1.5x](3/5) ==

インストラクションキャッシュを載せるとfib 38が100MHzで動かなくなった。ありふれた事象に思われたが、しかし…。

当初、ある意味、単なる部品である、SRAMやBlock RAMの制御に問題があると考えていた。だが、以降数日にわたって、さまざまなテストを試みたが、より自明な回路でさえ不具合を起こしており、同期回路の「命」であるクロックの生成、すなわちDCMの制御がうまくいっていないと考えざるをえない状況にある。

恐らく、インストラクションキャッシュを載せたことにより、DCMに負荷がかかった・DCMの配線が変わったためとしか思えないが、この大問題を、現状の漏れの乏しい技術力で、残り僅かな日数に、解決するのは不可能であり、このまま拘ったところでFPGAと心中する羽目になるだけであるので、当面安定動作する75MHzに日和る。

コードネームがあれだが、ベストエフォート100MHz、実測75MHzという釈明をしておく(何がだ)。

== Revision 26 (2/25) ==

新プロセッサ機能追加、新アセンブラ、シミュレータ不具合修正。

[[media:プロセッサ_2x-20060225.zip]]

*アセンブラに関してですが、309行のsubiのところで$_[2]と$_[1]を逆に、417行で(/^([^:]+):/)を(/^([^:#]+):/)にすべきではないでしょうか。 by 高山

== ブランチ考(2/24) ==

それなりに巨大な演算ルーチンである、fmul, faddを加えた(ただし未検査)が、全く関係なく比較演算がクリティカルパスになっている。このままだと、分岐が3クロックとなるのは、致し方ないんだろうかねえ。執念で2クロックに持ち込むか、3クロックにする代わり、できた余裕で、レジスタを256個にするとか考えないといけない。本当に余裕があるのかかなり謎だが。

== 警告削り(2/24) ==

仮に記していた部分をほとんど埋めて、XSTの警告をかなり消したが、まだ微妙に残っている。

*WARNING:Xst:646 - Signal <FRCDLX<35:24>> is assigned but never used.
*WARNING:Xst:646 - Signal <FRCDLX<10:0>> is assigned but never used.
*WARNING:Xst:646 - Signal <FRCDLY<35:24>> is assigned but never used.
*WARNING:Xst:646 - Signal <FRCDLY<10:0>> is assigned but never used.
*WARNING:Xst:646 - Signal <FRCDH<35:24>> is assigned but never used.

という、先に述べた板挟みによる警告と、

*WARNING:Xst:1772 - You have explicitly defined initial contents for this RAM, which are currently ignored when the RAM is implemented with LUT resources, leading to incorrect circuit behavior. Changing the RAM description so that it is read synchronously will allow implementation on block RAM resources for which we provide full initial contents support.

という、謎警告。てか、初期内容など定義していないんだがNE。

ちなみに、FRCDLYは、自分がつけた信号名だが、FRaCtion Data Low of Y(Yの端数部下位)の略である。やはり、VHDLには、暗号的信号名が似合う。

== 警告板挟み(2/24) ==

ポートマップにて未使用のシグナルのエレメントをopenにして、ISEでWarningを出ないようにすると、ModelsimでWarning(やError)が出る。どっちつかずで後味が悪い。

== fadd,fmul移植(2/23) ==

プロセッサ [1x]のfadd,fmulを移植・改良。思ったより楽だった。3クロックに余裕で収まったよう。

== RS-232C書き込み動作(2/22) ==

読み込みは256kbpsで動くが、書き込みは128kbpsでしかきちんと動かない。ビットが化ける。デバイスマネージャの設定だと128kbpsしか選べないし、USBシリアル変換ケーブルの性能限界か。

== RS-232C読み込み動作(2/21) ==

プロセッサ [2x]と別の実験用プロジェクトを作ってやってみる。あっさり動いた。

うちの班で利用を避けたNECの罠的ICは、115.2kbpsまでしか動かないし、115.2kbpsで動かすにも、通常のデューティー費比だとオーバークロックしないといけないので、やはり罠的らしい。

== 実機上でフィボナッチ動作(2/20) ==

手元にfib 38の計算時間が約15秒のと、約17秒のがある。17秒のは不安定な気もしたが、チューニングしたところ安定したようだ。とりあえず約17秒のを元にRS-232C機能を加えてみたい。

== Revision 23 (2/18) ==

「バックアップしていないときにハードディスクが壊れる」というマーフィーの法則にしたがってバックアップ。これでハードディスクが壊れることなどないであろうw

[[media:プロセッサ_2x-20060218.zip]]

[[命令セット(ドラフト)]]に対応した新アセンブラ・シミュレータ(ただし未マージ)・および旧コンパイラを含んでいます。

== 再びModelsim上でフィボナッチ動作(2/18) ==

通信回路・浮動小数点演算回路を載せるために制御回路のクリティカルパスを大分削った。というか、キャッシュを一部省いてIPCを落とした。FPUとRS-232Cを積んでいない状態だと、115MHz程度である。

とりあえず大学へ向かってRS-232Cに取り掛かります。

== 一進一退(2/17) ==

IOAがUのまま変わらなねー、と思ったらZの代入文がないせいだった。
せめてXのまま変わらない、とかだったらすぐわかったんだが。
遅遅として進まぬ。

== Meadow 3.00-dev of 2006-02-12(2/15) ==

動作が不安定な気がしたので一応更新したが、依然として不安定な気が。1月下旬あたりに変なパッチが当たったりしているんだろうか。まあ安定版を使えという話もあるが、もうずっと開発版を使っているので、今更戻るのもなんだな。

'''2/16追記:''' ハングアップしたようになった場合、メニューバーから何らかの項目を選択すると復帰するようだ。

== 「フェッチ汎用キャッシュ」か「ブランチ専用キャッシュ」か(2/15) ==
=== フェッチ汎用キャッシュ ===

命令領域を65536ワードに制限すれば、まあ間違いなく間に合う。単体だと遅いが、プリフェッチ機能をつけるなどすると、かなり速くできる可能性を持っている。ただしプリフェッチ機能のためにややこしい回路設計が要るようになりそうである。

=== ブランチ専用キャッシュ ===

CPUの動作周波数とSRAMの動作周波数とは同じであるから、帯域をブランチ・ロード・ストア命令に横取りされなければ、フェッチ自体にキャッシュなど要らない。ブランチ・ロード命令にキャッシュを作ると、帯域を横取りしてくるのは、ほとんどストア命令だけになる。ストア命令は、ブランチ・ロード命令と比べて僅かしかないはずなので、大丈夫なはず、というのが基本的な方針である。

単体でそこそこの速度が出るので、命令領域を制限せずに済むと思われる。

== 間に合うんだろうか(2/12) ==

間に合うんだろうか。

間に合うんだろうか。

== 続・キャッシュ性能推定(2/11) ==

=== ブランチミス ===

なんか風呂の中で「ブランチ専用キャッシュ」なる香具師を思いついたので一応実験してみる。。。

{| class=wikitable
|Seq ||Way ||base ||contest
|-
|512 ||1 ||1.13% ||1.08%
|-
|1024 ||1 ||0.60% ||0.67%
|}

設計が多少ややこしくなるが、クリティカルパスの解消が可能か。。。決め手になりうるかどうか。。。

なお、"プリフェッチキャッシュ"と同じく、コードの最適化がなされると倍程度外れる気がするので、多少差し引いて考えたほうがいい。。。

眠い。。。

== 続・プリフェッチ考(2/6) ==

なんか拘っていると間に合わない気がしてきたので、レイトレ動いてからに先送りするかねぇ・・・。

== プリフェッチ考(2/6) ==

無茶苦茶ややこしいのでまとめ。

* [required]Miss信号が来ていると、抽象プリフェッチバッファにデータを溜めていく。
* [required]バッファが溜まっていると、データとVaild信号を出す。
* [required]Select信号が来るとバッファを捨ててアドレスを決めなおす。
* [required]Disable信号が来ると、抽象的に言って、止まる。
* [optional]バッファが溜まっていないときにDisable信号が来ると、止まらず、溜め続ける。Miss信号の如何にかかわらない。

Miss信号だけが1クロック遅れてやってくるのが非常に厄介。
なお後々Loaderの機能を付加するのでもっとややこしくなる罠。

'''3/16追記: '''のちにより洗練された形となった。当時考えたほどややこしくならずにできた。

== Modelsim上でフィボナッチ動作(2/5) ==

なお、現在のアーキテクチャによるfib 38の推定所要時間は、8.99sとなる。

== 独り言(2/5) ==
いやなぜってさぁー、君ら、はい、レイトレなんて知ってるぅー？100KBって形をしているよねぇーレイトレって。 
例えばよぉーおい、このレイトレのこの関数からキャッシュ何本引けますかぁーって言われたら何本引けるぅー？ 
おぉーん、あいっ、みんな見ろ見ろー、いいかーあいっ、いっぽーん、ねぇー、あーい、ぇ、それからぁー、あ、 
にほーん、あーい、それからぁさーんぼーん、あぁーい、キャッシュはさんぼーん、コード数えてみ。 
いっこぉ、にこぉ、さんこよんこぉ。あらあら、四個三本だ。こういう黄色いみたいなキャッシュ引きのことをぉ、 
キャッシュミスって言うんだよぉー。いぃかぁー？それからぁ、こんな風になったらぁ、いぃかぁ？ 
これ二次キャッシュミスって言うんだよぉー。おーん。階層が合計三つ（ドン）以上になるとぉー、 
もう、この式は成り立たない。キャッシュの本数とコードの個数は等しくならない！んんー？ 
だからこの解法じゃ解けなぁーい！でも安心してぇ。フィボナッチで出てくるようなぁ、キャッシュの本数問題、 
そっから何本引けますか問題！いつも、この式が成り立つぅ、キャッシュとコードが一対一対応するぅ、 
キャッシュが引けるようなベーシックな問題しか出されないからぁ！安心して君達はぁ！ 
ｔを数えたらいいんだよぉぅ。ただな、この解法を覚えたからといって、全てのキャッシュの本数が 
数えられるようになったなどと思うな。所詮、手際よく解けるように作られたフィボナッチという 
箱庭の中でしかぁー、いっ、生きていけない解答に過ぎないんだ。いぃかぁー？ 
だから受かるためだってそれでいいんだよ。ぉーん。ぃぃかー？ 

== 水玉潰し(2/4) ==

って確定ゲームかと思っていたのだが、

0 4 5
1 4 4
0 1 0

の結果が、

0 0 0
2 0 0
0 3 0

になるのか、

0 0 0
3 0 0
0 2 0

になるのかって不定なのかな。

== キャッシュ性能測定(1/28, 1/29) ==

=== フェッチミス ===

{| class=wikitable
|Word ||Way ||base ||contest
|-
|1024 ||1 ||47.39%||40.68%
|-
|1024 ||2 ||36.36%
|-
|2048 ||1 ||24.91%||22.65%
|-
|2048 ||2 ||17.54%
|-
|4096 ||1 ||9.18% ||5.98%
|-
|4096 ||2 ||4.78% ||3.99%
|-
|8192 ||1 ||3.73% ||1.68%
|-
|8192C||1 ||0.73% ||1.41%
|-
|8192 ||2 ||0.12% ||0.02%
|}

だいたい1%のミスが0.5秒のロスぐらいになるのだろうか(プロセッサが頑張って100MHzを出し、コンパイラが頑張って1.5GInstを出すとの妄想のもとでの概算)。

=== プリフェッチミス ===
{| class=wikitable
|Word ||Way ||base ||contest
|-
|1024 ||1 ||5.54% ||4.58%
|-
|1024 ||2 ||3.75%
|-
|2048 ||1 ||3.10% ||2.63%
|-
|2048 ||2 ||1.87%
|-
|4096 ||1 ||1.31% ||0.84%
|-
|4096 ||2 ||0.53% ||0.47%
|-
|8192 ||1 ||0.55% ||0.22%
|-
|8192C||1 ||0.14% ||0.16%
|-
|8192 ||2 ||0.01% ||0.00%
|}

FetchにPrefetch機能を加えてみた。極めてよく当たっている。が、今後コードの最適化が進むと当たりにくくなる可能性があるので、多少差し引いて考えたほうがいい。

=== ロードミス ===
{| class=wikitable
|Word ||Way ||base ||contest
|-
|1024 ||1 ||8.08% ||9.08%
|-
|1024 ||2 ||
|-
|2048 ||1 ||7.29% ||6.29%
|-
|2048 ||2 ||
|-
|4096 ||1 ||5.73% ||5.19%
|-
|4096 ||2 ||5.94% ||4.82%
|-
|8192C||1 ||3.98% ||9.18%
|-
|8192 ||1 ||2.91% ||4.63%
|-
|8192 ||2 ||2.50% ||4.41%
|}

Way数は、2 Wayを考えていたが、ほとんど無意味のようである、良くなるどころかむしろ悪かったりするなど、驚きである。またWord数は、8K Wordを考えていたが、同様にほとんど無意味らしい。あまり工夫をしても仕方がなさそうなので、資源はFetch側に回したほうがよさげである。

だいたい1%のミスが0.1秒のロスぐらいになるのだろうか。Fetch Missが問答無用でパイプラインをストールさせるのに対し、Load Missは依存関係によるので、はっきりとはわからないが。

== 試験効果(1/28) ==

試験が迫ってくると、作業が止まる気がしていた。

しかし、現実逃避により、作業が普段よりもはかどるという可能性もある気がしてきた。

== S.I.D.(1/28) ==
んｆ

== レジスタ考(1/27) ==

命令の長さと命令キャッシュの大きさの問題により、64個としておきます。

というか数があると依存関係判定にかかる時間が延びるんだよな。

== パイプライン考(1/24) ==

==決めたといいつつ何度も変えてすいません(実際かなり迷ってるんですよ)。
レジスタに、巨大な容量をもつ"Block SelectRAM"を使うのに落ち着きそうです。'''したがって、レジスタを、64個どころか、256個にできる可能性が非常にあります。'''==

現在のところ、パイプラインを、

# 命令解釈 / 依存関係解析
# 分岐実行 / ALU演算実行 / FPU演算実行(1)
# FPU演算実行(2)
# FPU演算実行(3)
# FPU演算実行(4)

の5段にしようかなと妄想中である。

== 本番向けプロセッサコードネーム(1/24) ==

とりあえず

Processor [2x]

にでもしようかと。一昨年、昨年の動作周波数は50MHzどまりなので、今年は何が何でも100MHzを目指そうという意気込みを一応表してみる。

プロセッサ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== 命令実行数(1/19) == {| class=wikitable |命令 ||命令数 |- |ADDI ||1.08G (1,085,744,581) |- |LOAD ||1.48G (1,483,879,478) |- |STORE ||0.91G (906,507...」

== 命令実行数(1/19) ==
{| class=wikitable
|命令 ||命令数
|-
|ADDI ||1.08G (1,085,744,581)
|-
|LOAD ||1.48G (1,483,879,478)
|-
|STORE ||0.91G (906,507,176)
|-
|BE ||0.00G (2,844,897)
|-
|BNE ||0.22G (219,303,503)
|-
|BL ||0.00G (4,529,133)
|-
|BLE ||0.00G (4,637,002)
|-
|FBL ||0.00G (458,378)
|-
|FBLE ||0.05G (49,806,643)
|-
|JR ||0.40G (402,071,764)
|-
|JAL ||0.32G (319,600,847)
|-
|ADD ||0.42G (422,709,176)
|-
|SUB ||0.00G (2,993,400)
|-
|SLL ||0.14G (139,808,215)
|-
|SRR ||0.03G (27,755,586)
|-
|AND ||0.00G (4,266,022)
|-
|OR ||0.00G (0)
|-
|XOR ||0.03G (28,076,134)
|-
|XNOR ||0.00G (6,419)
|-
|FADD ||0.06G (60,243,705)
|-
|FSUB ||0.06G (57,413,099)
|-
|FMUL ||0.12G (119,571,653)
|-
|FDIV ||0.00G (1,516,985)
|-
|FSQRT ||0.00G (2,197,885)
|-
|RD ||0.00G (1,300)
|-
|WR ||0.00G (154,917)
|-
|MOV ||1.06G (1,056,161,640)
|-
|NOP ||1.26G (1,260,320,465)
|-
|計 ||7.66G (7,662,580,003)
|}

* MOVは、ADDIから、即値がゼロのものを取り分けたもの。
* NOPは、アセンブラが加えたもの。

== 50Mz 236.731s動作(1/18) ==

しました。よかった。

== 不安定さの元凶(1/18) ==

見返すと、今回の問題では、1週間も嵌っているようだ。鬱になる。試行錯誤の結果、どうやらIOAのOUTのタイミングに原因があると睨んでいる。だとするとfibがなぜ動いていたか謎だが、現象からしてそうとしか考えられない。明日、というかもう今日だがDCM二段重ね(DLL用とDPS用で二段重ね)の荒業に挑戦をしてみる。

== 30MHz 394.537s動作(1/16) ==

しかし誓約満たしても動かないFPGAはツンツンしすぎである。

== クロックアップしようと思ったら(1/12) ==

逆にクロックダウンする羽目に。昨日の25MHzの画像が、ちょっと乱れていたのが判明。

というわけで20MHz 591.781sが現在の記録。

== キタコレ(1/11) ==

[[file:プロセッサ-raytrace.png]]USBによる完全動作を確かめた。記録は、25MHz 443.52s。記録としては、まだまだといったところか。ソースコードは、12/29のとほぼ同じだが、クロックを25MHzに落とした。本当は50MHzで動かしたかったのだが、動かず。多分40MHzだと動くので、明日には試してみる。まあ、今日のところは、とりあえず動くのが優先であった。

引き続き、コンテスト出場基準に至るために、RS-232Cへの対応、sin/cos /atanプリミティブの精度向上(高山氏よろしく)、アーキテクチャ改良を考えるために、各関数の実行数の把握(高山氏よろしく？)、キャッシュの研究といったあたりを、取り組んでいく。

== revision 20: updated stable version(12/29) ==

[[media:プロセッサ-20051229.zip]]

== すべての測定値が計画値と一致(12/29) ==
さて自宅に帰ってくると出かける際に仕掛けておいたModelsimのジョブが完了していた。そこで、

$ diff -u simulator.log processor.log

$

== システムドライブの空き容量僅少(12/29) ==
突然、システムドライブの空き容量僅少との警告。どうやらModelsimがメッセージのログを起動中ずっとファイルに吐き続けていて、6GByteに達していた。たまに再起動をかけてやるか、毎回起動時に[Tools]-[Options]-[Transcript File...]でファイル名を単に空にするといいようだ。

== アセンブラの遅延LOADに続くNOP挿入に不具合(12/29) ==
ロードのrsとrtが同じレジスタを指している場合に、自分自身が衝突を起こしているという解釈を行い、間違った場所にNOP挿入を行う不具合があった。

また、連続するLOADがある際、本来NOPの省略ができ、実際省略を行っていたのだが、制御の流れによっては、(つまり連続するLOADの最後のLOADにジャンプしてきた際などは、)省略が行われるとまずいので、省略を一切行わないこととした。速いことより動くこと優先である。(ちなみに、NOP挿入回数が、1007から1667になった。)

しかし、シミュレータでもプロセッサでもなく、アセンブラの不具合であった。アセンブリレベルでの衝突判定に、意外と罠あり。

== Modelsim XE III/Starter(12/28) ==
製品版より100倍ビジーループで時間を浪費する(との噂の)評価版であるが、ISE Simulatorよりましである。

おかげで、完全動作を確認、といいたいところであったが、むしろまた問題発覚。

とりあえず、setup_rect_tableでconst.(2) (同関数は何回も呼ばれるが、初回だと、530401)に代入される値が、初回だと、(Modelsim上の)プロセッサが0xc2a00000、(cygwin上の)シミュレータが0xc1a00000というふうに。どちらが正しいかなど(たぶんプロセッサが誤っているが)、万毒なのでまた明日。

== ISE Simulatorがだんまりになる件(12/28) ==

[[http://www.origin.xilinx.co.jp/xlnx/xil_ans_printfriendly.jsp?getPagePath=20370&BV_SessionID=@@@@0221157914.1135770314@@@@&BV_EngineID=ccccaddgiimdmkecefeceihdffhdfjf.0|アンサー #20370: 7.1i ISE Simulator (ISIM) - ISE Simulator の既知の問題]]

<blockquote>
'''質問 1:''' デザインに対して 60 秒以上シミュレーションを実行すると、ISE が停止し、クラッシュしたように見えます。これはなぜですか。 
'''回答 1:''' これは、波形の保存方法に問題があるため発生します。この問題は、ISE 8.1i の ISE Simulator で修正される予定です。 
</blockquote>

うぼあ。

== プロトタイプ完成(12/28) ==
ISE Simulatorで4x4のレイトレースを走らせているが、ISE Simulatorがしょぼいため、途中で固まってしまうようだ。しかし、総SRAM書き換え231,285回中少なくとも15,166回までは、アドレス、データとも、測定値が計画値通りとなっており、おそらく現在のソースコードで実機完全動作できる公算大である。

== 続・sinの引数がDon't care(12/28) ==
遡ること数百us、2,136,460nsに元凶を発見。別のメモリコントローラ不具合の模様。

== sinの引数がDon't care(12/28) ==
sinの寸前にprint_float (print_int int_of_float)を置いてみると、やはり変な挙動を示す。sinの引数がDon't careになってしまい永久ループにはまっている可能性がある。

== sinで停止(12/27) ==
先ほどの不具合を直したが、sin (called by tan (called by adjust_position (called by calc_dirvec)))で相当永いループにはまってしまう。ライブラリの不具合でなくプロセッサの別な不具合である予感がするが、万毒なので明日にしよう。

== メモリコントローラ不具合(12/27) ==
Modelsim製品版は地底でしか使えないので、仕方なくISE Simulatorを使っているわけだが、使い勝手はいまいちである。

しかし、load/store + fadd/fsub/fmul/finv/fsqrt/rd/wrの命令列で不正な位置に制御が移る現象を見つけた。完全動作の決め手になるか。

== revision 15: stable version(12/16) ==
[[media:プロセッサ-20051216.zip]]

== FSQRT実機動作(12/15 20:00) ==
しますた。

実は、先の記事を投稿した際にFDIVにバグがあったのだが、もはや問題ない。

さてそろそろ本気でレイトレでも動かしますかね。

== FDIV(=FINV+FMUL)実機動作(12/15 12:00) ==
した模様。

FSQRTも今日中には動く。

なおFTOI、ITOFはプロトタイプにおけるハードウェアでの実現は見送り。ソフトウェアで実現することとする。

== 謎事象(12/14) ==
次の条件を全て満たすとUSB転送において先頭1バイトのデータが消える
#異なるbitファイルを焼きこむ(setup.bitにcpu.bitか、cpu.bitにsetup.bit)。
#焼き変えたときにUSBを繋いだままにする。
#USB転送をバッファリングする。
このいずれかを避ければ大丈夫である。謎。

== 再誤差評価メモ(12/12) ==
12/8のFDIV墜つというのはおそらく何かの間違いだったようで、やや改良を施した誤差評価プログラムを、16台のクラスタで三日三晩ぶん回したときの、絶対値の誤差の許容誤差に対する割合を次に示す。
{| class=wikitable
|プリミティブ||下限 ||上限
|-
|FADD ||-99.996305%(csc003)||99.998188%(csc000)
|-
|FSUB ||-99.998176%(csc000)||99.997377%(csc003)
|-
|FMUL ||-99.987310%(csc001)||00.000000%(------)
|-
|FDIV ||-90.710601%(csc002)||99.777329%(csc002)
|-
|FSQRT ||-87.797710%(------)||77.754951%(------)
|}

== kosak氏のメモをコピペ(12/9) ==
sin x = 6.283185253x-41.34161766x^3+81.58431506x^5-75.03564774x^7
cos x = 0.9999999102-19.73907713x^2+64.90806899x^4-83.02261683x^6
tan x = (3.141592786x-2.230781803x^3-0.5370510434x^5-0.2262894106x^7)/
(1-3.999937220x^2)
arctan x = (0.9999995347x+0.6667364106x^3+0.04243594020x^5)/
(1+1.000037148x^2+0.1761470730x^4)

== FDIV弄り(12/9) ==
今度こそ大丈夫だと思うが。

== FDIV墜つ(12/8) ==
* 0 78 060080
* 1 4b 17aa1b
という引数に対して墜ちた。

== 誤差評価メモ(12/8) ==
昨日の誤差評価プログラムを一晩ぶん回したときの、絶対値の誤差の許容誤差に対する割合を次に示す。
{| class=wikitable
|プリミティブ ||下限 ||上限
|-
|FADD ||-99.99% ||99.99%
|-
|FSUB ||-99.99% ||99.99%
|-
|FMUL ||-99.86% ||0.00%
|-
|FDIV ||-89.66% ||99.77%
|-
|FSQRT ||-99.58% ||97.66%
|}

== FINV, FSQRT(12/7) ==
*FINVは、9x10のテーブル引き
*FSQRTは、9x(10+19)のテーブル引き

で、合計9x39bitとすると効率がよろしくないので、隣接する値は差分を使うことにして、9x36bitに収める(もっと詰めると35bitに収まるが、1bitは計算を省くのに使おうか謎)。デュアルポートBlock SelectRAMがポートごとに帯域幅の指定ができるのを忘れていて、うまくいかねーヨと悩んでいたが、気付いてしまったのでかなりぴったりはまったようだ。

浮動小数点数演算は、2 ** 64通りもあるので、全通り試すのは無理で、乱数を引いてきてひたすら繰り返して基準を満たしているか調べている。とりあえず、数時間動かしたところ、誤差の許容誤差に対する割合が、FSQRTは99.578990%、FDIV(FINV+FMUL)は99.731248%となっている。FDIVのほうがかなり心配だが、まあおそらく大丈夫なのだろう。

== 浮動小数点数(12/7) ==
FINV、FSQRTのテーブル引きに影響があるので、非正規化数をあきらめた。すなわち、浮動小数点数の扱いを次の擬似コードのように定める。

$e ? (-1) ** $s * ($e - 128) * (1 + $f / 2 ** -23) : $f ? undef : (-1) ** $s * 0;

== ITOF備忘録(12/3) ==
intからfloatへのキャストは、ハードウェアでやると確かに超楽であり、1〜2クロックでできるであろうが、レイトレのソースにはほとんど出現しないので(シミュレータがないと本当にほどんど実行されないかどうかはわからないが)、ソフトウェアでやることも考えられるので、非正規化数を使ったレシピを。

# 整数Aを非負か負で場合分け。ここでは非負の場合についてのみ述べるが、負の場合もほぼ同様の手順である。
#Aを23ビット右シフトしBとする。
#Bを23ビット左シフトしCとする。
#AとCを整数減算し、Dとする。
#Bに2^98を浮動小数点乗算し、Eとする。
#Dに2^75を浮動小数点乗算し、Fとする。
#EとFを浮動小数点加算し、Gとする。
#Gに2^75を浮動小数点乗算すると、完了。

ざっと20クロック弱か。大変だなあ。

== FADD, FSUB, FMUL実機動作(12/3) ==
結構サークルの1〜2年生をサポートするのに忙しかったが、駒場祭は儚くも過ぎ去り、再びそこそこ暇である。ここしばらく記録を取っていなかったが、FPUに取り掛かっている。途中、もはやバグなどないと思っていたレジスタファイルのコンポーネントにバグがあったせいで時間がかかっていた。

で、本日FADD, FSUB, FMULを実装。FDIV、FSQRT、FTOI、ITOF等をソフトウェアでやるという仕様にすればレイトレが動くと思われる。まあさすがにできればハードウェアでやりたいが。というわけで、シミュレータ、コンパイラのほうの進捗状況を禿きぼんぬしたい。

浮動小数点数は、現在のところ、IEEE形式と似て非なる形式となっており、指数部のバイアスが128である。つまり、IEEE形式と比べて指数部を1つずらした格好になっており、InfやNaNを省いている。本来Infとなるべき計算をすると、適当な非正規化数になる。

非正規化数を入れる計算は、律儀にやっているが、非正規化数が出てくる計算は、基準を満たす程度でごまかしているので、指数部は合っているが、仮数部は間違っている。

ちなみに現在50MHzぎりぎりになっており、頭が痛い。さらに機能追加をするとついに周波数を落とさざるをえないかもしれないので、優先度をつけて機能追加をしていきたい。噂によると、FDIVよりFSQRTのほうが頻繁に呼ばれるという話だがどうなんだろうか。

FPUはもちろん、floatのデバッグ用プログラムとかもあくせく作ったのでまたバックアップ。[[media:プロセッサ-20051203.zip]]

== I/O命令対応(11/23) ==

VHDLよりPC側のプログラムに時間がかかった。cygwinだと、Ctrl+Cをしたとき、ターミナルを扱っているプロセスグループでなくプロセス単体にしかシグナルが来ないようである。

ちなみにfib 38の精密な実行時間を測ったところ、23.454秒であった。

文法のチェックを厳しくし(汚いhackなので綺麗にしてくれるとありがたいが)、opやfunctのバイナリを改めたアセンブラを含むプロセッサのソースを置いておく。[[media:プロセッサ-20051123.zip]]

== やっぱり命令追加(11/22) ==
結局FB*を追加。I/Oを後回しにしすぎだが、あっさり動く自信などあり。

== 命令固定(11/21) ==
いろいろ調整したつもりだったが、大して改良になっていないという話も(むしろ改悪という説も)。毎日のように弄ったopcodeをこれにて固定。あ、要望があればFBLEとかは加えるかもだが。環境が整ったので、明日よりIO命令の装備に着手。

== I/O命令対応準備(11/18) ==
FPUやIOなど1クロックでできない命令に対応するための準備作業無事完了。途中、しょうもないところでいろいろはまって鬱。

== フィボナッチ動作(11/16) ==
[[file:プロセッサ-fibonacci.jpeg]]ついに再帰でフィボナッチ数列の第38項を再帰で求めるプログラムが50MHz 24秒で動作。ちなみに学科PCだとPentium 1.7GHz 1秒ぐらいのようである。LEDが下位1バイト0x29を示しているのがわかるだろう。

プロトタイプによるレイトレ完動、単位確定がだんだんと見えて来た気がする。次FPUに取り掛かる算段。

さらに、完動してからのアーキテクチャについて、そろそろ考えていきたいところ。結局のところ、FPGAにおいて、Register FileやCacheがRAMであるというのが最もネックになるので、それを踏まえている必要がある。

レジスタウィンドウもどきとか面白そうだが、それで速くなるのはスタックだけでヒープは大して速くならないだろうな。そんなこんなをいろいろシミュレーションしてみたい。

== フィボナッチ秒読み(11/15) ==
中島氏とメモリのタイミングについて議論。誤った知識を正す。するとぎりぎりだと思っていたSRAMのタイミングを余裕にできた。

そんなこんなで、スムーズに開発進行。フィボナッチの動作が秒読みに入ってきた。

なお、条件分岐の性能向上により、無条件分岐と条件分岐でパイプラインが止まるクロック数が同じになった。無条件分岐不要論再燃だがとりあえずフィボナッチに突き進む。

久しぶりにバックアップしておく: [[media:プロセッサ-20051115.zip]]

== 続行(11/14夕) ==
とりあえず、なぜか動いているソースに戻して修正を続行。

== 発覚(11/14もう朝) ==

一晩かかって、わけがわかった。というかむしろ、昨日までなぜ動いていたかが謎。ご丁寧にWARNINGを吐いてくれていたのだが、昨日までなぜか動いていたためにまったく気にしようとしていなかった。見たくないものを見ないようにする姿勢があったのかもしれぬ。反省。。。また作り直し。作り直すたびに賢くなっているといいのだが。

まあ、罠にはまればはまるほど、動いたときの感慨につながるはずである。

== 混迷(11/14未明) ==
ぜんぜんだめ。

== LOAD/STORE実験(11/12) ==
STOREの実験がうまくいくが、命令セットを変えようとしてつまる。

== LOAD/STORE準備(11/11) ==
タイミングをつめる。何でもかんでもALUを通すといいようだ。

== 順調(11/10) ==
日付が変わったころから面白いようにはかどる。昨日一昨日罠だらけだったのが嘘のようである。

1つの関門であるところのLOAD/STORE命令も、このまま罠がなければおそらくはまもなく対応できるはず。

ちなみに今日地下には漏れ以外誰も泊まっていない。

== 回帰(11/9) ==
初めは知らなかったノウハウも溜まってきたところだったので、いい機会だと思って全体をほぼ1から作り直す。

== 挫折(11/8) ==
制御回路の肥大化に伴いSRAMのタイミングが間に合わなくなり、動かなくなる。

== 命令を整理(11/7) ==
== ひたすらひたすらプロトタイプアーキテクチャ(11/6) ==
プロトタイプアーキテクチャをひたすら作業中。

現在の割り当てメモ。
{| class=wikitable
|ALU命令 ||000X ||XXXS ||SSSX ||TTTT ||XDDD ||DXXX ||XXFX ||FFXX
|-
|ALUI命令 ||011F ||FFXS ||SSSX ||DDDD ||MMMM ||MMMM ||MMMM ||MMMM
|-
|MMU命令 ||010X ||WXXS ||SSSX ||DDDD ||MMMM ||MMMM ||MMMM ||MMMM
|-
|分岐命令 ||1XXC ||CCXS ||SSSX ||XXXX ||MMMM ||MMMM ||MMMM ||MMMM
|}

== ひたすらプロトタイプアーキテクチャ(11/5) ==
プロトタイプアーキテクチャをひたすら作業中。
ALU命令、即値ALU命令、条件分岐命令の一部に対応。

== プロトタイプアーキテクチャ(11/4) ==
プロトタイプアーキテクチャをひたすら作業中。

== プレプロトタイプアーキテクチャ(11/1) ==
オペランド2で、オペレーションADD(16bit)、SUB(16bit)、ADDI(4bit)、SUBI(4bit)、B(10bit)、BZ(10bit)、BNZ(10bit)に対応。レジスタ16。遅延スロット2。演算結果をLEDに表示。

4から1までの総和を計算し、10を表示。

SUB 0 0 ; 念のためr0を初期化
SUB 1 1 ; 念のためr1を初期化
ADDI 0 4 ; 4をr0に代入
BNZ 510 ; 下の2つの命令を実行してから、同じ命令へ遷移
ADD 1 0 ; r1にr0を加算してr1に代入
SUBI 0 1 ; r0から1を減算してr0に代入
ADDI 1 0 ; LEDにr1を表示するだけ
ADDI 1 0 ; LEDにr1を表示するだけ
B 508 ; 永久ループ。下の2つの命令を実行してから、2つ上の命令へ遷移
ADDI 1 0 ; LEDにr1を表示するだけ
ADDI 1 0 ; LEDにr1を表示するだけ

命令はあくまでも実験用で、頻繁な変更を想定。

== いよいよ本体に着手(10/31) ==
JUMP命令とNOP命令に対応

== タイミング(10/30) ==
SRAMへの信号のタイミングを見直してエラーが起こる確率を0とした。

== 技術提携(10/29) ==
深夜大学へ。

中島班と技術提携。昨日のucfファイルの件を教える代わりに、DCMの件、ModelSimの件について教えてもらう。

== SRAM(10/28) ==
成果があった: [[media:プロセッサ-20051028.zip]]

USBからSRAMへのデータのセットアップ、SRAMからUSBへのデータのダンプにおおむね成功。しかし、タイミングが微妙なせいか100回に1回くらいの確率でエラーが起こっている。

そもそも、配布されているucfファイルにミスがあった。なかなか気付かなかったので、ぜひ他班に教えないでおきたい。

== FPGAが石に(10/27) ==
あぼんぬ氏FPGA破壊祭りで地底大いに湧く。

== USB(10/21) ==
USBでの送受信に成功。マニュアルの参照の仕方を分かってきた。

== LED(10/6) ==
LED動作に失敗。翌日scarlet氏立会いの下基盤を交換。

シミュレータ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「メモ:最新のコンパイラコードは、古いバージョンのシミュレータで実行できなくなっています。これは、put命令、get命令の処...」

メモ:最新のコンパイラコードは、古いバージョンのシミュレータで実行できなくなっています。これは、put命令、get命令の処理が変更されたためです([[命令セット(ドラフト)|命令セット[2x]]]参照)。[[コンパイラ]]のページにある新しいバージョンのシミュレータを使用します。

メモ:[[プロセッサ 2x|コンパイラ]]のページにあるシミュレータはさらに更新されました。更新されたシミュレータは[[プロセッサ [2x]]]のページにあります。

== 3/6 新sincos ==
昨年のfirexhlで使われていた方式で実装してみました（xhl.cとsincos.s）。指数部が152を超えるあたりから誤差が発生してしまいますが、これまでの2πの倍数を引く方式よりはだいぶ精度が良いようです。

sincos.sをテストしていたら、0x4141D16E fsub 0x40C90FDB の結果が、シミュレータでは 0x40BA9302、Cのプログラムでは 0x40BA9301となっていました。どうしたものでしょう。

シミュレータとアセンブラを少し修正しました。

[[media:シミュレータ-"assembler.060306.zip"]]

== 1/22 関数呼び出しのカウント ==
JALからラベルに飛ぶ回数を数えてみました。以下はcontest.sldを計算させた結果です。
./a.out min-rt.bin sld/contest.bin ppm/contest.ppm
Operations executed
----------------------------------------------------------------
ADD : 422544857
SUB : 2994757
SLL : 139670897
SRR : 27757726
AND : 4262640
OR : 0
XOR : 28065642
NOT : 0
FADD : 60037783
FSUB : 57195568
FMUL : 119303594
FINV : 1516934
FSQRT : 2197844
RD : 1300
WR : 154913
SIN : 0
COS : 0
ATAN : 0
BR : 0

Label called from JAL
----------------------------------------------------------------
rt.3079 : 1
min_caml_div : 56602
min_caml_float_of_int : 16623
create_pixelline.3026 : 3
create_pixel.3021 : 384
min_caml_create_float_array : 19001
create_float5x3array.3019 : 1536
min_caml_create_array : 3297
read_parameter.2744 : 1
read_screen_settings.2725 : 1
min_caml_read_float : 212
rad.2723 : 4
min_caml_cos : 1004
min_caml_sin : 5734
min_caml_fneg : 1927784
read_light.2727 : 1
min_caml_read_int : 113
read_all_object.2736 : 1
read_nth_object.2732 : 18
min_caml_fisneg : 5006280
min_caml_fiszero : 11192350
sgn.2598 : 122912
min_caml_fispos : 7854748
min_caml_fsqr : 17954371
vecunit_sgn.2624 : 16386
min_caml_sqrt : 2197844
read_and_network.2742 : 1
read_net_item.2738 : 43
read_or_network.2740 : 3
write_ppm_header.2987 : 1
min_caml_print_char : 32773
min_caml_print_int : 3
min_caml_print_int_pos : 56600
min_caml_mul : 86380
init_dirvecs.3062 : 1
create_dirvecs.3055 : 1
create_dirvec.3050 : 601
create_dirvec_elements.3052 : 5
calc_dirvec_rows.3046 : 1
calc_dirvecs.3041 : 10
calc_dirvec.3033 : 100
adjust_position.3030 : 1000
min_caml_atan : 1000
tan.3028 : 1000
d_vec.2713 : 22730701
vecset.2606 : 782214
add_mod5.2603 : 16572
init_dirvec_constants.3057 : 5
setup_dirvec_constants.2842 : 602
d_const.2715 : 15955271
o_form.2654 : 23584119
setup_surface_table.2833 : 1204
o_param_a.2662 : 15144861
o_param_b.2664 : 13092163
o_param_c.2666 : 9692918
setup_second_table.2836 : 5418
quadratic.2767 : 3444202
o_isrot.2660 : 3663074
setup_rect_table.2830 : 3612
o_isinvert.2658 : 13998105
min_caml_xor : 2081443
fneg_cond.2600 : 206098
veccpy.2616 : 167742
setup_reflections.3077 : 1
o_reflectiontype.2656 : 18497
o_diffuse.2676 : 567663
min_caml_fless : 35627931
o_param_abc.2668 : 832786
veciprod.2627 : 1743576
add_reflection.3064 : 1
pretrace_line.3003 : 128
vecbzero.2614 : 150396
trace_ray.2933 : 16384
p_surface_ids.2698 : 180662
judge_intersection.2896 : 23755
trace_or_matrix.2892 : 23755
solver.2786 : 173579
o_param_x.2670 : 8437945
o_param_y.2672 : 8343343
o_param_z.2674 : 8437945
solver_rect_surface.2746 : 195262
min_caml_fabs : 25984199
solve_one_or_network.2888 : 30531
solve_each_element.2884 : 135676
veciprod2.2630 : 629987
check_all_inside.2869 : 1779616
is_outside.2864 : 3133247
bilinear.2772 : 74271
get_nvector.2918 : 660732
utexture.2921 : 660732
o_texturetype.2652 : 660732
o_color_red.2680 : 660732
o_color_green.2682 : 660732
o_color_blue.2684 : 660732
p_intersection_points.2696 : 31490
p_calc_diffuse.2700 : 55488
vecaccum.2635 : 45411
o_hilight.2678 : 18496
shadow_check_one_or_matrix.2881 : 671071
solver_fast.2809 : 4266685
shadow_check_one_or_group.2878 : 870017
shadow_check_and_group.2875 : 3270896
add_light.2924 : 27884
setup_startp.2847 : 37097
o_param_ctbl.2692 : 12309001
trace_reflections.2928 : 18496
r_dvec.2719 : 18496
judge_intersection_fast.2910 : 1134556
trace_or_matrix_fast.2906 : 1134556
solver_fast2.2827 : 11678352
solve_one_or_network_fast.2902 : 1819379
solve_each_element_fast.2898 : 8647162
p_rgb.2694 : 32768
p_set_group_id.2708 : 16384
pretrace_diffuse_rays.2993 : 16384
get_surface_id.2971 : 151905
scan_pixel.3007 : 128
neighbors_exist.2967 : 16384
do_without_neighbors.2964 : 508
write_rgb.2991 : 16384
write_rgb_element.2989 : 49152
min_caml_int_of_float : 49152
try_exploit_neighbors.2980 : 15876
neighbors_are_available.2974 : 17844
p_energy.2702 : 22250
vecscale.2645 : 11125
p_nvectors.2711 : 24119
r_surface_id.2717 : 11283
r_bright.2721 : 10339
p_group_id.2706 : 12994
trace_diffuse_rays.2947 : 17109
trace_diffuse_ray.2939 : 1116060
p_received_ray_20percent.2704 : 59274
min_caml_floor : 189204
calc_diffuse_using_1point.2955 : 1869
trace_diffuse_ray_80percent.2951 : 1869
calc_diffuse_using_5points.2958 : 9256
vecadd.2639 : 37024
環境はux101.ecc.u-tokyo.ac.jpでだいたい45分くらいかかってしまいました。
diffを取ったら一致しない点が多数あったので、三角関数などの精度がまだ足りないようです。
[[media:シミュレータ-simulator.0122.zip]]

== 12/19 中間発表 ==
あまり内容がなくて申し訳ないのですが、とりあえずこんな感じでしょうか。
*アセンブラ
**Perlで記述
**アセンブリをhexに直してテキスト/バイナリにする
*シミュレータ
**C言語で記述
**hex形式の命令列を読んで実行
**ブレークポイントの設定、ステップ実行
**I/Oは今のところ標準入出力
**実機のFPUの動作をシミュレート（by平野氏）
*ライブラリ
**外部関数のアセンブリを書いてコンパイル後のアセンブリにコピペ
**floor、ftoi、itofは完成（by平野氏）
**三角関数はソフトウェアで実現（多項式近似、CORDIC？）
とりあえずCORDICというものをCで書いてみました。誤差評価がまだですが・・・
[[media:シミュレータ-cordic.c]]

== 12/8 Thanks! > ひらの氏 ==
まったくその通りでした。全然気が付かなかった・・・

あとnamasute氏に質問なんですが、create_pixellineやinit_line_elementsなどの関数の末尾呼び出しの際には、jalではなくjumpを使うべきではないでしょうか？

=== namasute ===
うぐぅ、修正しますた。サンクスコ。

== 12/7 ==
min-rt.mlを実行するために、いろいろと無理矢理やってみた。
*外部関数(miniMLRuntime.mlにあるもの)はアセンブリコードのライブラリとしてlib.sに書いた。
*グローバル変数については各変数が使う領域の初期のサイズを調べ、それが指すアドレスをリストにしたものをglobals.sに書いた。
*三角関数などの数学関数については全て命令としてシミュレータが計算するようにした。
*シミュレータ用に、sin, cos, atanの３つの数学関数命令、浮動小数専用の入力命令frd、デバッグ用命令br(''br num''でその位置で実行を一時停止し''num''と状態を表示)を追加した。
なおバイナリを生成する際はコンパイラが吐いたmin-rt.sの最後にglobals.sとlib.sをコピペするという原始的な方法をとっている。そのうちリンカみたいなかっこいいものを作りたいが。

現在、min-rt.outを実行すると謎のセグフォで落ちてしまう。gdbで追っても原因がわからず苦戦している。誰かわかる方がいたら教えてください。

=== review by ひらの ===
たぶんcalc関数の再帰のしすぎだと思った。

for構文に修正すれば直るかと思う。

== 11/5 ==
=== review by ひらの ===
とりあえず、乙です。zipファイルの中身を一見してシミュレータだけかと思ってmakeしてみるとアセンブラも出てきてちょっと驚いた。lexer使いこなしておる図。アセンブラはちょうど非常に欲しかったところだったので、ありがたい。
ラベル機能とか付加していくとそうもシンプルなままとはいかないだろうが。

=== fibできた＆バグ発見 by 高山 ===
関数呼び出しの手続きを使ってfibを動かしました（やり方は駒場で習ったそのまんま）。途中でJUMPのバグを発見。

== 11/4 ==

一応アセンブラと本体らしきものができた。（遅

まだ階乗プログラムしか試してないです。っつーかアセンブリコード考えるのがめんどい希ガス

コンパイラ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「== 物(12/20, 5/19) == *[1x]media:コンパイラ-compiler.zip *[2x]media:コンパイラ-compiler20060519.zip *media:コンパイラ-min-rt.bin == TODO...」

== 物(12/20, 5/19) ==
*[1x][[media:コンパイラ-compiler.zip]]
*[2x][[media:コンパイラ-compiler20060519.zip]]
*[[media:コンパイラ-min-rt.bin]]

== TODO ==
*ｵﾜﾀ!

== 最終発表 ==
[[media:コンパイラ-saisyuu.odp]]

== 中間発表 ==
*MinCaml改造版
**アセンブリの変更
**整数の乗除算
**Array.create -> create_array
**とりあえず動く
*1から作成版
**globals.mlごとコンパイル
**最適化は秘密 (考えてないともいう)
**まだぽ

== 3/22 ==
漏れは/usr/local/cad/jikken/2005/6/に書き込めないので
saisyuu.odpをうｐしといて下さい > 平野氏

=== うは ===
菅原さんに取り急ぎ送付しておきました。

== 3/12 ==
*kosak氏の助言により2000万減
*kosak氏のもう一つの助言を実装して2000万減
*グローバル変数をレジスタに載せて2000万減
*共通部分式除去で7000万減w

== 3/11 ==
*心なしかフェッチミスを減らす最適化。
*コンパイルオプション変えただけで4000万命令減った罠。

== 3/10 ==
nf

[[media:コンパイラ-assembler20060310.zip]]

== 3/3 ==
=== α版 ===
*開始地点のラベルをmin_caml_startからmainに変更
*スタックフレームは負の方向にのびる
[[media:コンパイラ-compiler20060303_2.zip]]

== 12/20 ==
=== バグ取り ===
末尾でないときのfloat比較 <= で fbne を吐いていたのを fbg に修正

== 12/18 ==
=== バグ取り ===
*レジスタ割り当てのバグ修正
*関数呼び出しのバグ修正

== 12/17 ==
=== バグ取り ===
float即値のバグ修正

== 12/16 ==
=== バグ取り ===
*addiの吐き方を修正
*float即値の形式を自班のものにした

== 12/8 ==
=== バグ取り ===
末尾呼び出しでjalを吐いていたのをjumpに修正

== 11/12 ==
=== バグ取り & 変更 ===
float定数テーブルを吐かなくした

== 11/11 ==
=== hoge ===
float定数テーブルいらないじゃんorz

=== foo by ひらの ===
なにゆえ？

=== bar by namasute ===
float定数のビットパターンをそのままaddiでレジスタにいれればいいので。

== 11/10 ==
=== ヒトリゴト ===
ラベルのアドレスをロードするときに
何気なくhi(ラベル)とかlo(ラベル)とか吐いていたが
immが符号付きなのを失念していた。
ラベルのアドレスの下から16bit目が1のときこまる。
どうしたものか。

=== つぶやき 12/3 by ひらの ===
アセンブリがhi(ラベル)で四捨五入した上位ハーフワード、
lo(ラベル)で下位ハーフワードを吐けばいい話ということで、いいのかな。

つまり、
hi(0x00008000) = 0x0001
lo(0x00008000) = 0x8000
ということです。

== 11/7 ==
=== バグ取り & 構文追加 ===
整数の乗算、除算(やっつけ)。

== 11/6 ==

とりあえずやっつけでmin-camlを改造してみますた。

アセンブラ

2015-11-29T06:11:34Z

Maintenance script: ページの作成:「アセンブラだけ別にこっちにあげときます。最初はCでlexとyaccを使って書いてみたがラベルなどを導入するにあたってperlで...」

アセンブラだけ別にこっちにあげときます。

最初はCでlexとyaccを使って書いてみたがラベルなどを導入するにあたってperlで書いた方がいくらかマシなような気がしたので書き直しました。例によって無駄に時間かかってしまった。

== NOP挿入にかかわる不具合(12/29) ==
12/20の版にNOP挿入に関するいくつかの不具合がありますので、シミュレータ上で動かす分だと問題ないですが、できれば使わないでください。

修正版は、書庫[[http://is.zng.info/hiki/restrict/?c=plugin;plugin=attach_download;p=%A5%D7%A5%ED%A5%BB%A5%C3%A5%B5;file_name=20051229.zip|20051229.zip]]
に含まれています。

== アセンブラ/新シミュレータ(12/20) ==
しょうもない不具合を修正して(orz)ついにシミュレータで完動したようです。
おめでとうございます。実機完動に向けてがんがりましょう(三角関数が動けばたぶん動くかなどうだろ)。

また、ステップ実行機能をちょっと仕様を変更して復活させました。ブレークポイントを設定しておくと、それ以降がステップ実行になります。

その他、アセンブラの-rオプションを廃止して自動判別としました。

[[media:アセンブラ-assembler.20051220.zip]]

== アセンブラと旧シミュレータの改造版(12/18, 12/19更新) ==
命令セット変更、遅延ロード検出(アセンブラ側)、ある程度のメモリ破壊検出(シミュレータ側)に対応。

ライブラリを大幅増強。

データ形式はhex形式でなく、bin形式としてある。

[[media:アセンブラ-assembler.20051219.zip]]

高山氏の最新シミュレータときちんとマージしていないので、欠けている機能あり。

追記: Makefileはそのままだとうまくいかないので適当に置き換えてください。

つかいかた
* ./assemble [-r] [-b 数字] lib.s test.s > test.bin
* ./simulate test.bin < base.sld

== 物(11/12) ==
[[media:アセンブラ-assembler.zip]]

== TODO ==
浮動小数のサンプルをちゃんと動かす

== 11/14 by ひらの ==
R形式(シフト)ですが、$2でなく$r2ですね。